Nuovo hw Amiga

[BigAmyDream]

@cdimauro
E' vero che l'unico che sta compiendo la realizzazione fisica del progetto è bertocar, ma avendo letto le sue dissertazioni, mi sembra che lo stia aiutando abbastanza così come per legacy.

Se si adotteranno le SD e l'HDMI, sarebbero più che buoni per una configurazione base di tipo minimig. Però per sfruttare bene l'HDMI, sarebbe necessario prevedere un output massimo fullHD 1080p@60Hz, semprecché sia possibile raggiungere una frequenza del genere visti gli enormi trasferimenti di dati necessari.

Spero molto che si possano adottare l'Ethernet e le USB2.0, ma come detto nel suo post, sarà tutto da vedere. La ram sarà DDR2 o DDR3? Propenderei per la DDR3 perché sono le più recenti e più facilmente disponibili, per tale scopo si potrebbe usare un zoccolo del tipo usato per i portatili, quello dove si infila a 30° la schedina e poi lo si inclina fino al clic.

Sono sempre opinioni di un utente.

@legacy
Siccome non credo che un sistema Amiga classico possa sostenere trasferimenti dell'ordine dei 100MBit/s, tra l'altro già con un minimig su seriale puoi andare al massimo a 19200 senza errori, se vai oltre cominci ad averne un sacco, lo dico per esperienza avendolo collegato a un PC via seriale, vale altrettanto per un vero Amiga classico.
Quindi penso che sarebbe sufficiente una porta Ethernet a 10MBit, semprecché venga implementata, se poi lo fosse dovrebbe essere del tipo integrato oppure sintetizzato.

Si potrebbe sempre fare un piccolo bus di espansione ma non so quanto converrebbe se incidesse troppo sui costi.

[legacy]

una parentesi che chiudo dalle cose dette in prima pagina

il chip 68SEC000 da 20Mhz in specifica si tira fuori specifica (overclock sperimentale di cui freescale se ne lava le mani, lo fate a vostro rischio e pericolo) fino ad 80Mhz restando tiepido sotto dissipatorino e ... pare che sia anche stabile.

ho messo questo dissipatorino sul chip 68SEC000 (saldato su breakout e adattato a DIP)



ho una mobo sperimentale con clock a 20Mhz, ho frapposto fra mobo e CPU un PLL che fa 4X, 4X20Mhz=80Mhz, ho aumentato i wait states di un fattore 10 al lato dtack, ed quindi tirato la CPU brutalmente ad 80Mhz lasciando il sottosistema invariato.

E che dire ? Che quel "sembra che la cpu 68sec000 resti stabile" sarebbe da verificare quanto stabile su burst asincroni seri, io ci ho solo fatto girare stupidaggini (calcolo PI a 50 cifre, softfloat, su schedina con ram wait state fin troppo larghi e con accessi molto laschi) per meno di 2 orette: troppo poco per poterlo dire, pero' ... in 2 ore ha funzionato senza dare anomalie, ne sui calcoli in ALU, ne sull'interfaccia verso ram, ne sulla parte interrupt (uno ogni 250 msec per far blinckare il solito led scemo mentre la cpu frullava i decimali del solito PI=3,14 ..... )

ora, a parte la mia curiosita' (perche' non ci credevo che fosse stabile fino a 4 volte oltre specifica, e mi sono bruciato anche 4 birre a scommessa), ha senso tirarlo ad 80Mhz ? Risposta secca: secondo me, NO. Quel core e' parecchio inflazionato, produce rendimento 10:1, significa che ad 80Mhz produce performance 8MIPS, che non sono fuffa, li ho toccati con mano constatando la "fatica" che facevano gli algoritmi a convergere verso PI: dopo le prime 20 cifre sputate fuori quasi spavalde ... beh, arrivare a 50 cifre era veramente fiacco rispetto al 68060@25 da 50 MIPS, il rapporto si vedeva proprio in quel 8 arrancato a fatica a 50 in scioltezza (e ricordo che il mio 68060 e' under clockato a 25Mhz per ragioni mie di PCB, ma puo' tranquillamente arrivare a 50Mhz o 75Mhz) =P

e a parte tutto, Io il macinino 68sec000 l'ho fatto pedalare ad 80Mhz su breakout board, cioe' roba prototipale, farlo pedalare ad 80Mhz su minimig v1 significherebbe fare un hack hw, forse anche brutto a vedersi, e di cui mi riservo dubbi nel lungo periodo =P

Un softcore a microcodice, per esempio TG68 su DE1, tende ad inflazionarsi per via della sua natura a microcodice, quindi TG68 non mi aspetto che sia tanto meno inflazionato del 68SEC000 vero ... pero' ... basta un softcore come D68000 per ribaltare i risultati, e con 50Mhz di clock si realizzerebbero 50MIPS di performance: altro motivo per cui ... la DE1 non e' malaccia, anzi molto appetibile come valida alternativa alla minimig v1 di qualche anno fa.

[legacy]

@BigAmyDream
Spe, in quel caso dipende come e' stata sintetizzata la uart, non conosco il tuo problema nello specifico, pero' un possibile problema per le seriali asincrone su fpga e' sono periferichi appunto asincrone e che come tali hanno bisogno di un generatore di clock allineato con le frequenze giuste per il bitrate giusto che si aspetta la controparte, nel tuo caso il PC!

A volte basta poco per provocare fastidi, Io, per esempio invece di dividere il clock della fpga (50Mhz ?) per ottenere una frequenza + o - adeguata alla seriale (e quel + o - fa la differenza in termini di errori%) ho usato un quarzo esterno di frequenza multipla dei baud e non ho problemi ad arrivare addirittura sopra 115200 bps con bassissimi % errore: ho sulla fpga board 2 oscillaori quindi, e due constraints nel progetto, due sorgenti di clock distinte, una per il main clock della fpga (50Mhz) e uno per la seriale (non mi ricordo Mhz)

Per il SoC 6809 ho sintetizzato una ACIA 6850, la piu' semplice in assoluto, il suo firmware parte e resta con seriale fissa a 115200bps (difetto della 6850, ha baud fisso), fai conto che lo uso per caricare Apps da seriale in formato S19, roba da 20Kyte alla volta, ho sotto CRC, mi accorgo se sbaglia 1 bit, e non ho mai avuto problemi.

Non so poi cosa vi aspettate, quali esigenze per un sistema Amiga sintetizzato, considera che e' tutta una altra macchina rispetto all'originale, e si puo' farla andare a scheggia anche sulla scheda di rete, non ti aspettare le gigabit, ma puoi benissimo superare le 800Kbyte/sec tipiche delle 10Mbit/sec, sopratutto usando modulino esterno interfacciato opportunamente.

Il mio discorso e' un discorso del tipo resto con oggetti hobby, io ho carta bianca sulla mia scheda, non sono legato al software per il fatto che non ho un software, volendo implemento una SPI e quella mi basta per agganciare la ENC, su Amiga ... c'era SPI ? No ? Ecco va gestita anche a livello sistema operativo -> scrivere i driver. Si fa, eh, vedete solo se/cosa vi conviene.

Non volendo usare ENC su SPI (che e' un modulo embedded), volendo ricalcare il design purista che prevede PHY + Net processor (e relative code ed interrupt) Io personalmente preferisco non impiegare ad es SMSC LAN83C185 Ethernet PHY (10/100 ethernet physical layer transceiver) sintetizzando il resto in fpga. Volendo aggiungere una scheda di rete alla DE1, o usi ENC su SPI, oppure ... volendo abbracciare design purista (che significa anche scheda di rete memory mapped) quel chip Lo dovresti cmq usare per gestirti le questioni fisiche (oltre alla blanda rice trasmissione su ethernet anche la collisione, l'auto negoziazione, il test del link, etc), quindi io, e sono gusti miei personali, nulla di tecnico, preferisco usare un modulino rete all-in-one da interfacciare alla sistema del caso, ad un micro o alla fpga, semplicemente perche' e' gia' fatto e validato, rogna di meno al lato PCB (ricordo che per me e' un vincolo forte il fare PCB quanto + easy possibile) e quindi solitamente risulta nettamente piu' veloce da integrare.

Ma questo in generale: preferisco moudulini fruibili in soluzioni breakout, cioe' adatte alle sperimentazioni, per capirci, modulini alla sparkfun/adafruit, indicativamente alla arduino way: abbastanza facili da aggiungere procedendo per via modulare.

[bertocar]

A parte la questione DE1 (io l'ho presa come punto iniziale per far test prima di progettare la scheda e devo dire che funziona molto bene a sostituzione della minimig, ho fatto ora un sysinfo e mi da come velocita' equivalente di poco inferiore ad un A3000 68030 25Mhz) non e' il riferimento per questo progetto. La versione 1 della ns scheda (bisognera' dare un nome a questo progetto, che dite) avra' come preventivato 3 fpga interconnessi da un bus. Per favorire lo sviluppo ho pensato di dotare l'fpga che funge da CHIP di una vga in modo da permettere agli sviluppatori di fare un passo alla volta prima di arrivare ad utilizzare l'FPGA video connesso a dvi (o hdmi) in uno step successivo. Questo perche' e' bene favorire lo sviluppo visto che sara' la parte piu' complicata. Tanto un connettore VGA e una rete di resistenze in piu' influisce di pochi euro.

Comunque queste sono le caratteristiche a cui punterei:
FPGA CPU, FPGA VIDEO e FPGA CHIP: EP3C25Q240C8N (25KLE, 400Mhz)

Ogni FPGA e' connessa ad un bus (che FPGA CHIP governa) e anche ad una propria SDRAM.
La SDRAM connessa al FPGA CHIP e' condivisa dato che quest'ultimo ha anche il compito di fare da memory controller mentre quelle connesse a FPGA CPU e FPGA VIDEO sono private. Queste SDRAM saranno opzionali perche' dobbiamo capire se hanno senso. Comunque nel PCB sono previste in modo da poterle montare in caso di necessita'.

L'FPGA CHIP inoltre controllera' tutte le periferiche con il mondo esterno, porta IDE compresa.

In pratica la DE1 diventa l'FPGA CHIP (potenziata). Tramite il bus a 32bit sono connessi FPGA CPU e FPGA VIDEO.
Teoricamente caricando il minimig-de1 sul FPGA CHIP dovremmo avere il punto di partenza funzionante.

Riassumento in linea di massima:
PS/2: 2 porte
JOYSTICK: 2 porte stile amiga
VIDEO: VGA OUT 4 bit/colore diretta su FPGA CHIP, HDMI o DVI OUT e VGA con 8bit/colore su FPGA VIDEO
RAM CHIP: 64MB o piu' SDRAM
RAM CPU: 64MB SDRAM **
RAM VIDEO: 64MB SDRAM **
HDD: 1 o 2 IDE (su SATA non abbiamo esperienza, per ora accontentiamoci)
SDCARD: 1
FLOPPY: 1 PORTA (serve o lasciamo perdere?)
ETHERNET: si, probabilmente 10MB ENC28J60 via SPI
USB: 2 porte per device e 1 porta per connettere PC come seriale
SERIALE: 1
AUDIO: DAC WM8731SE con 1 LINE OUT e 1 LINE IN (per ora audio su HDMI non e' previsto)
ESPANSIONE: connettore connesso al FPGA CHIP

[cdimauro]

@BigAmyDream
Io dicevo, volendo, siccome le schede minimi v1 si stanno facendo + costose (e anche + difficili da comprare, non sono riuscito a regalarne una ad un amico per Natale, tutte out of stock, mannaggia) della Altera DE1 ($150 da qualsiasi spaccino/distributore Altera), e siccome un 68SEC000 puo' essere meno performante di un softcore 68000 sintetizzato su DE1, volendo la DE1 puo' essere assunta come piattaforma minimig v1 alternativa.

Credo proprio di sì.

per la connettivita' di rete, boh, dipende dalla banda di rete e dalla soluzione richiesta

io non so esattamente come e' messa Amiga A500/600 e A1200, mi pare di aver capito che le schede di rete passassero dal supporto PCMCIA, quindi bene o male al lato AmigaOS driver i driver per quella lista di cose ci sono ... si tratta di scegliere e ponderare bene cosa implementare e sopratutto come. Fisicamente pcmcia ? E' un fastidio. Integrare un driver memory mapped su pcmcia ? GIa' meglio ma e' cmq un fastidio. Non so. Fosse ArOS sarebbe tanto meglio metter su un chippino memory mapped moderno e scrivere un driver ex novo.

Credo servirà un driver apposito. Comunque per le schede ethernet non c'è mai stato problema con AROS. E' col Wi-Fi che ci sono carenze, purtroppo.

@cdimauro
E' vero che l'unico che sta compiendo la realizzazione fisica del progetto è bertocar, ma avendo letto le sue dissertazioni, mi sembra che lo stia aiutando abbastanza così come per legacy.

Mi piace molto il progetto, soprattutto per il fatto che ci siano degli italiani a gestirlo, per cui cercherò di dare una mano come posso.

Se si adotteranno le SD e l'HDMI, sarebbero più che buoni per una configurazione base di tipo minimig. Però per sfruttare bene l'HDMI, sarebbe necessario prevedere un output massimo fullHD 1080p@60Hz, semprecché sia possibile raggiungere una frequenza del genere visti gli enormi trasferimenti di dati necessari.

La banda non è enorme. Servono 500MB/s circa per visualizzare un'immagine FullHD a 60Hz, e oggi ci si arriva abbastanza tranquillamente anche con le memorie più scarse.

Spero molto che si possano adottare l'Ethernet e le USB2.0, ma come detto nel suo post, sarà tutto da vedere. La ram sarà DDR2 o DDR3? Propenderei per la DDR3 perché sono le più recenti e più facilmente disponibili,

Sono pure le più economiche e quelle che offrono una banda superiore (che serve!), ma sono anche quelle che soffrono di più di signal integrity.

per tale scopo si potrebbe usare un zoccolo del tipo usato per i portatili, quello dove si infila a 30° la schedina e poi lo si inclina fino al clic.

Io sono per saldare la memoria direttamente nella scheda, per minimizzare i costi.

Si potrebbe sempre fare un piccolo bus di espansione ma non so quanto converrebbe se incidesse troppo sui costi.

Per quanto detto sopra, io ne farei a meno. A chi servirebbe? Se poi hai già praticamente tutto quello che ti serve, rimarrebbe inutilizzato.

una parentesi che chiudo dalle cose dette in prima pagina

il chip 68SEC000 da 20Mhz in specifica si tira fuori specifica (overclock sperimentale di cui freescale se ne lava le mani, lo fate a vostro rischio e pericolo) fino ad 80Mhz restando tiepido sotto dissipatorino e ... pare che sia anche stabile.

Se è veramente stabile, sì, ma in questo progetto non c'è nessun 68SEC000: è tutto sintetizzato.

Altra cosa, è sempre meglio sfruttare clock che siano multipli di 7,09Mhz, in modo da sincronizzare facilmente la CPU e le altre periferiche per quanto riguarda l'accesso alla chip-ram.

Un softcore a microcodice, per esempio TG68 su DE1, tende ad inflazionarsi per via della sua natura a microcodice, quindi TG68 non mi aspetto che sia tanto meno inflazionato del 68SEC000 vero ... pero' ... basta un softcore come D68000 per ribaltare i risultati, e con 50Mhz di clock si realizzerebbero 50MIPS di performance: altro motivo per cui ... la DE1 non e' malaccia, anzi molto appetibile come valida alternativa alla minimig v1 di qualche anno fa.

Senz'altro.

A parte la questione DE1 (io l'ho presa come punto iniziale per far test prima di progettare la scheda e devo dire che funziona molto bene a sostituzione della minimig, ho fatto ora un sysinfo e mi da come velocita' equivalente di poco inferiore ad un A3000 68030 25Mhz)

Mi sembra un ottimo risultato per cominciare.

non e' il riferimento per questo progetto. La versione 1 della ns scheda (bisognera' dare un nome a questo progetto, che dite)

TINA: The Italian New Amiga

avra' come preventivato 3 fpga interconnessi da un bus. Per favorire lo sviluppo ho pensato di dotare l'fpga che funge da CHIP di una vga in modo da permettere agli sviluppatori di fare un passo alla volta prima di arrivare ad utilizzare l'FPGA video connesso a dvi (o hdmi) in uno step successivo. Questo perche' e' bene favorire lo sviluppo visto che sara' la parte piu' complicata. Tanto un connettore VGA e una rete di resistenze in piu' influisce di pochi euro.

Io terrei il connettore VGA anche nella versione finale, se incide così poco sui costi. E' comodo per usarlo coi monitor per PC.

Comunque queste sono le caratteristiche a cui punterei:
FPGA CPU, FPGA VIDEO e FPGA CHIP: EP3C25Q240C8N (25KLE, 400Mhz)

Ma non è costoso questo FPGA anche per il "chip"? Sono 40€ per ogni pezzo, se non ricordo male. Il (terzo) "chip" non dovrebbe necessitare di tante LE.

Ogni FPGA e' connessa ad un bus (che FPGA CHIP governa) e anche ad una propria SDRAM.
La SDRAM connessa al FPGA CHIP e' condivisa dato che quest'ultimo ha anche il compito di fare da memory controller mentre quelle connesse a FPGA CPU e FPGA VIDEO sono private. Queste SDRAM saranno opzionali perche' dobbiamo capire se hanno senso. Comunque nel PCB sono previste in modo da poterle montare in caso di necessita'.

Secondo me non hanno senso, per quanto già detto prima. Piuttosto sfrutterei il bus di queste memorie private per aumentare la dimensione del bus verso il "CHIP", in modo da poter avere una banda più elevata.

L'FPGA CHIP inoltre controllera' tutte le periferiche con il mondo esterno, porta IDE compresa.

OK

In pratica la DE1 diventa l'FPGA CHIP (potenziata). Tramite il bus a 32bit sono connessi FPGA CPU e FPGA VIDEO.

Va bene. Il "chip" sarà l'equivalente di Agnus, insomma.

L'unico mio dubbio è sul bus a 32 bit, che è poco "capiente" per la banda che servirà.

Teoricamente caricando il minimig-de1 sul FPGA CHIP dovremmo avere il punto di partenza funzionante.

Riassumento in linea di massima:
PS/2: 2 porte
JOYSTICK: 2 porte stile amiga
VIDEO: VGA OUT 4 bit/colore diretta su FPGA CHIP, HDMI o DVI OUT e VGA con 8bit/colore su FPGA VIDEO

4 bit/colore va bene per l'Amiga classico, ma non per gli AGA, che arrivano a 8 bit/colore.

RAM CHIP: 64MB o piu' SDRAM

Quali sarebbero le caratteristiche della SDRAM? In particolare, visto che non è DDR/2/3, a che frequenza lavora?

RAM CPU: 64MB SDRAM **
RAM VIDEO: 64MB SDRAM **

Di queste ne potremmo fare a meno, come già detto.

HDD: 1 o 2 IDE (su SATA non abbiamo esperienza, per ora accontentiamoci)

OK

SDCARD: 1

OK

FLOPPY: 1 PORTA (serve o lasciamo perdere?)

No, non serve. L'SD è comodissima per rimpiazzare i floppy e per emulare gli hard disk (è previsto questo?).

ETHERNET: si, probabilmente 10MB ENC28J60 via SPI
USB: 2 porte per device e 1 porta per connettere PC come seriale

OK

SERIALE: 1

A mio avviso non serve.

AUDIO: DAC WM8731SE con 1 LINE OUT e 1 LINE IN (per ora audio su HDMI non e' previsto)

OK. Ma l'audio su HDMI sarà possibile in futuro? Perché è una gran comodità.

ESPANSIONE: connettore connesso al FPGA CHIP

Ne farei a meno. Il sistema ha già tutto quello che serve, e rimarrebbe inutilizzato. Inoltre aumenterebbe i costi.

[legacy]

equivalente ad un A3000 68030 25Mhz

La DE1 ha 50MHz oscillator, assunto cpu clk nelle constraints
dalle tabelle Freescale:

68sec000@25Mhz -> 3.4MIPS (approccio micro cablato migliorato)
68EC030@50Mhz ->14MIPS (approccio a microcodice migliorato)

assumendo il DE1-tg68 pari alle prestazioni 68030@25Mhz ->7MIPS
significa che il tg68 su DE1 e' ~ due volte + efficiente di un vero 68000 asic !

niente male

Ogni FPGA e' connessa ad un bus (che FPGA CHIP governa) e anche ad una propria SDRAM.
La SDRAM connessa al FPGA CHIP e' condivisa dato che quest'ultimo ha anche il compito di fare da memory controller mentre quelle connesse a FPGA CPU e FPGA VIDEO sono private. Queste SDRAM saranno opzionali perche' dobbiamo capire se hanno senso.

Nelle prime Amiga ho visto adottare questo schema



Perche' hai pensato ad SRAM da dedicare ad ogni fpga ?



p.s.
usare SPI per la ENC, a livello puramente di curiosita', cosa mi dicono gli esperti di AmigaOS/ArOS ? Quanto costa scrivere un kernel driver spi su cui veicolare lo stack di rete ?

[legacy]

Se è veramente stabile, sì, ma in questo progetto non c'è nessun 68SEC000: è tutto sintetizzato.

Non volevo proporlo come soluzione, io ne uso uno in carne ed ossa nel mio progetto, non voglio sintetizzare la cpu, monto un 68sec000@20Mhz e mi mantengo in specifica a 20Mhz di clock (ho gia' comprato l'oscillatore 20Mhz/3.3V, per altro), non voglio portare nulla ad 80Mhz, ho gia' troppi problemi sul PCB a 20Mhz, con la prova di ieri volevo semplicemente verificare di persona che un 68sec000 "funziona" (apparentemente o meno) fuori specifica di ben 4 volte perche' non ci credevo!

Per dire se e' davvero stabile a 80Mhz bisognerebbe fare test + lunghi ed invasivi, ieri sembrava funzionare bene lasciandolo a calcolare PI (cosa che impegna massicciamente la ALU) e scaldava anche poco sotto al dissipatorino, pero' gia' il fatto di aver allargato i wait state al lato dtack lo ha aiutato a non inciampare nella ram (che ricordo nel mio caso e' lenta, ha 160nsec di accesso)

[cdimauro]

Nemmeno io ci credevo: c'è troppa differenza rispetto al clock "di fabbrica".

equivalente ad un A3000 68030 25Mhz

La DE1 ha 50MHz oscillator, assunto cpu clk nelle constraints
dalle tabelle Freescale:

68sec000@25Mhz -> 3.4MIPS (approccio micro cablato migliorato)
68EC030@50Mhz ->14MIPS (approccio a microcodice migliorato)

assumendo il DE1-tg68 pari alle prestazioni 68030@25Mhz ->7MIPS
significa che il tg68 su DE1 e' ~ due volte + efficiente di un vero 68000 asic !

niente male

Per cominciare, sì. D'altra parte il TG68 non deve ricalcare alla perfezione il funzionamento di un 68000. E personalmente NON lo farei. Se ci sono giochi che non funzionano per questo motivo, ci sono le versioni WHDload che correggono le deficienze dei programmatori.

Nelle prime Amiga ho visto adottare questo schema

In realtà se accedi al chipset non puoi accedere alla chip-ram. Quello schema è sbagliato.

Inoltre i giochi non facevano uso della possibilità di accedere alla fast-ram, perché era normalmente era presente la slow-ram.

Oggi non ha senso avere due bus specializzati. Meglio uno che metta a disposizione di tutti la banda (aggregata).

Perche' hai pensato ad SRAM da dedicare ad ogni fpga ?

Credo... perché è possibile farlo.

Probabilmente ci sarà spazio negli FPGA per prevedere una memoria dedicata per ognuno.

p.s.
usare SPI per la ENC, a livello puramente di curiosita', cosa mi dicono gli esperti di AmigaOS/ArOS ? Quanto costa scrivere un kernel driver spi su cui veicolare lo stack di rete ?

Non sono pratico di questo. Bisognerebbe chiedere al forum AROS Exec.

P.S. Perché continui a chiamarlo ArOS? Si chiama AROS!

[TheDaddy]

Progetto interessante...che tipo di form factor sarebbe la scheda?

Entrerebbe nel mio X500 Plus?

[legacy]

Vi propongo una cosa a me golosa: pcb in mini atx form factor pensato per case slim ?

mi hanno rifilato schede di form factor strano ed ho sempre somatizzato nel non trovare mai un case adeguato e nel dovermelo costruire io con .. "discutibili" risultati =P

@cdimauro
e' fantastica la wikipedia, lo schemino viene da li: la wiki una ne fa e due ne sbaglia, ed io che non sono Amighista se non c'eri tu a farmelo notare poi potevo imparare cose sbagliate ahaha

[cdimauro]

Purtroppo non possiamo pretendere che sia affidabile, visto che può scriverci chiunque.

Per il form factor, spero sia uno standard. In versioni "mini" sarebbe comodo. Poi il case si trova.

[legacy]

Se piace anche ad Alberto, miniATX (o anche mini-itx ?!?) secondo me non e' malvagio perche' e' uno standar diffuso sopratutto per le mobo PC per cui sono disponibili case economici (~30 euro), o belli belli in alluminio (~70..110 euro). Un case slim occupa pochissimo e si sviluppa bene sia in verticale che in orizzontale, ci sta alimentatore e si trova anche lo spazio per uno/due dischi fissi da 3.5" o 2.5".

[bertocar]

In riferimento a quello schema, non capivo la cpu come facesse a poter accedere alla chip ram direttamente.
Comunque le due SDRAM opzionali connesse dirette ai due FPGA sono una possibilita' che non voglio chiudere perche' ci interessa fare alcuni test per un'altra applicazione.
Tornando a TINA l'FPGA CHIP e' vero che sembra essere sovradimensionato pero' il costo totale aumenta di circa 18E e sara' sempre possibile installare nelle schede pseudodefinitive una versione della stessa serie con ugual package ma con meno LE.
Per poter aumentare la banda del bus, dovremmo aumentare il nro di pin degli fpga il che equivale a passare a tecnologia BGA molto piu' costosa e complessa a livello di assemblaggio del PCB. Vediamo una volta buttato giu' lo schema se riusciamo almeno a passare a 64bit, ma temo non bastino gli i/o. Il floppy viene emulato correttamente da minimig con immagini ADF presenti nella SDCARD.
Ora bisogna affrontare il problema dell'uscita VGA a 8 bit, come giustamente segnalavi AGA lo richiede.
Per quanto riguarda la forma del PCB, vorrei mantenere mini-itx, cosi' ogniuno se lo installa dove vuole!

[cip060]

Se piace anche ad Alberto, miniATX (o anche mini-itx ?!?) secondo me non e' malvagio perche' e' uno standar diffuso sopratutto per le mobo PC per cui sono disponibili case economici (~30 euro), o belli belli in alluminio (~70..110 euro). Un case slim occupa pochissimo e si sviluppa bene sia in verticale che in orizzontale, ci sta alimentatore e si trova anche lo spazio per uno/due dischi fissi da 3.5" o 2.5".

Mai visto il case x500 plus di loriano ?costicchia ma cavolo se merita

[legacy]

no, c'e' foto ? ora mi incuriosisci =D