Nuovo hw Amiga

[bertocar]

che differenze ci sono?
Non ho idea se funzioni, penso ci stiano lavorando.

[cdimauro]

Implementa l'AGA e, in parte, l'Amiga 1200 (il 68020 non è ancora completo).

Diciamo che dovrebbe rappresentare la base di partenza per il nuovo progetto.

[legacy]

@bertocar
hai usato il progetto Minimig v1 de1 (adattato per schede de1 ?
progettino nato e descritto anche qui -> http://www.minimig.net/viewforum.php?f=9&sid=f06b697f089a34b18d0c3fa12f3ebbb5

se si, e' utile sapere che modifiche applichi e perche', cosi' ci giochiamo anche noi.

Io nello specifico no, io sono interessato solo ad un pezzo di Agnus: il blitter e ai suoi ( ??? ) 4 canali DMA.

cosa stai usando per simulare HDD ?

stai usando altro softcore 68k: se si, quale ? e sopratutto, sintetizzato con particolari strategie/ottimizzazioni ?

insaporiamo un po' il piatto natalizio

[cdimauro]

@bertocar
hai usato il progetto Minimig v1 de1 (adattato per schede de1 ?
progettino nato e descritto anche qui -> http://www.minimig.net/viewforum.php?f=9&sid=f06b697f089a34b18d0c3fa12f3ebbb5

se si, e' utile sapere che modifiche applichi e perche', cosi' ci giochiamo anche noi.

Hai una DE1 anche tu?

Io nello specifico no, io sono interessato solo ad un pezzo di Agnus: il blitter e ai suoi ( ??? ) 4 canali DMA.

Sì, sono 4 quelli a disposizione del Blitter.

cosa stai usando per simulare HDD ?

Minimig, per ambedue le versioni, utilizza un microcontroller ARM per emulare i 4 floppy e fino a 2 hard disk.

stai usando un softcore 68k: quale ? e sopratutto, sintetizzato con particolari strategie/ottimizzazioni ?

Se è il minimig v1, utilizzerà un 68000 vero e proprio.

insaporiamo un po' il piatto natalizio

SLURP!

[bertocar]

Si ho utilizzato la release-5.
Ho sistemato una cosa nei sorgenti (in Beamcounter.v) perche' con quartus 12.1 non compilava. Ora sto facendo alcune modifiche qua' e la' ma solo per capire come funziona e iniziare ad avere dimestichezza. Per simulare gli hdd utilizzo una partizione della sdcard come primo hdd e come secondo un file .hdf generato con winuae e che utilizzo per spostare file (lo monto sotto linux) di grandi dimensioni.

Per quanto riguarda il 68k non ho fatto modifiche (minimig-de1 utilizza tg68) per ora.

Non penso sia possibile comunque sintetizzare minimig-v2: nelle statistiche di compilazione mi da
Logic Elements: 90% (16.000 su 18.000 disponibili)
Essendo un fpga con 20kle mi sembra ovvio sia al limite.

Comunque il senso di questo esperimento era capire il principio di funzionamento e fare qualche test.
minimig-de1 non utilizza cpu esterne per i floppy ma ha tutto implementato a livello di fpga.

Ora sto riflettendo (a parte iniziare a fare qualche modifica banale e vedere l'effetto che fa) sul prossimo passo. Potremmo prendere un fpga piu' potente che faccia da cpu e testarlo connesso a questa board, oppure iniziare a progettare la scheda visto che non e' poi cosi' complicata.

[legacy]

Hai una DE1 anche tu?

No io come ho gia' dichiarato su NSA ho solo Xilinx, nello specifico al lavoro ho roba di classe alta, anche troppo, mentre al lato hobby mi tengo basso, resto sulle spartan 3 (rimpiango le 2 che erano 5 volt tollearant e sono fuori produzione ed EOL nei nuovi ISE) ed arrivo max a spartan 3e/1600Kgates. La nana che uso e' una versione ridottissima della 500Kgate e della 100Kgates. Robetta che a me va benissimo per un 6809 SoC (la 500) + un blitter lobotimizzato e poca altra robetta per gestire il 68SEC000. La nana/100 invece e' un giocattolino 6502, ed e' ferma congelata.

[cdimauro]

@bertocar: se non ho capito male, questo minimig-de1 ha soltanto un FPGA che fa tutto il lavoro del minimig. Se è così, è sicuramente ottimo, anche in ottica di costi perché la scheda madre sarà più semplice e ci saranno meno componenti da acquistare.

Per il minimig-v2, pazienza. Per adesso lo accantoniamo, in attesa di FPGA più "cicciotti".

Non so come vuoi fare per la CPU, ma se è possibile collegarvi un altro FPGA apposta per questo componente, credo si potrebbe arrivare in breve tempo a emulare anche il minimig-v2.

@legacy: ok. Quindi a te interessa soltanto sezionare la parte di Agnus + Blitter, e adattarla ai tuoi sistemi.

[legacy]

Si, mi interessa solo un pezzo di Agnus, il blitter.

La schedona mega galattica 68060 ha impiegato 10 anni per arrivare a compimento e ora in foto langue: mi somatizza la mancanza di periferiche serie, a parte la seriale su cui ci interfaccia demodè con terminali seriali VT100 (tipicamente minicom linux o macSerial su mac).

in sostanza sulla schedona ci girano benchmark che sputano fuori dati su seriale, e poco altro, quindi per certi versi, ora che e' finita, viene spontaneo un "e adesso che si fa ?"

ora pero' sto puntando ad un PDA 68K realizzato ibrido nana/500 + 68SEC000 + FeRAM-2MB + driver STN LVDS e relativo display. Una roba portatile e che consumi 1/100 di quel mostro in foto che succhia 3A su 5V, 15Watt !!!

Nella fpga @ 3.3V scorrono correnti ridicole, e considera che c'e' gia' un SoC 6809 funzionante: delego a lui tante di servizio tra cui supervisor e debugger non intrusivo per 68K.

Quell'affarino 6809 SoC (che significa CPU 6809, 2 uart, Ram 32Kbyte, e miscellanea) mi occupa meno del 20% delle risorse c'e' spazio per un pezzo di Agnus, e questo pezzo servira' per dare voce grafica, per gestire un minimo di grafica (linee, cerchi, poligoni, testo, e scroll) sull'LCD.

C'e' poi da pensare pero' al DMA .... qui sono un po' dolori di pancia per dover richiedere e farsi smollare il bus dal 68K. Ci devo pensare seriamente.

Ma finisce tutto qui, il progetto e' semplicissimo e modestissimo, pensato sopratutto per minimizzare la complexity del pcb perche' poi dovro' scontrarmi con il fatto che non lo so fare a 4 strati, vuoi per skill, vuoi per mancanza di strumenti (CAD in primis), vuoi per costi dai services a cui mi rivolgo. Farlo home made, bromografo o laser exposer + bagno d'acido (acqua ossigenata = acido muriatico) e' ..... fuori luogo, e lo dico perche' i risultati per cose che vanno sopra i 20Mhz sono discutibili, meglio andare dai services, pero' loro chiedono un sacco di quattrini all'aumentare della complexity del PCB

tradotto un 4 strati, 110x100mm a me sarebbe proibitivo per costo, oltre al fatto che con Eagle/CAD non lo disegno in scioletezza.


p.s.
La mobo con su Spartan 3E 1600K gates di Xilinx e' circa 20K LE, quindi equivalente alla DE1, golosa se volessi farmi una partita con il vostro sistema =D

[cdimauro]

Considera, allora, che la gestione del DMA non è semplice, come avrai intuito da quello che ho scritto. Quindi avrai un bel po' da lavorare per riprodurre qualcosa di simile. Tu sei fortunato, perché hai soltanto il Blitter da "sfamare".

Riguardo al Blitter, questo è in grado di tracciare linee, e operare su rettangoli. Niente poligoni, cerchi, o altre primitive grafiche. E' in grado di riempire delle aree, ma sempre lavorando su zone rettangolari.

Inoltre opera a livello di bitplane, perché erano disponibili solo questi su Amiga.

Per lavorare con chunky pixel (2, 4, 8, 16, 24 e 32 bit di profondità per il colore) dovrai aspettare che il nuovo progetto lavori al miglioramento dell'hardware dell'Amiga.

[sabbate]

Be altri passi avanti complimenti bertocar!

[legacy]

@cdimauro
Si precisamente, il blitter Agnus non e' strettamente adeguato alle mie esigenze, mancano cerchi, poligoni etc, pero' ci si puo' lavorare, e comunque e' meglio di niente, e poi forse forse mi chiarisce un dubbio sull'algoritmo di Bresenham, che per chi si chiede eh ??? e' un aggeggio che serve per tracciare linee, risolve equazione discetizzata della retta e ... ecco a me interessa vederne l'implementazione perche' e' giotta solo se e' furba: cioe' se non usa mul/div ma solo add/sub perche' solo queste ultime due sono semplicerrime da realizzare in hw spendendo poche risorse.

Ora sul trabicolo ho su solo text console, con un micro blitter (e blitter solo per modo di dire) che altro non fa che copiare 8x8 pixel dall'array font-set nella posizione giusta della video ram che corrisponde alla posizione x,y della text console. Non considera nemmeno eventuali attributi di blinking del carattere, o ... che ne so, attributi di sfondo o altro: ci va giu' bovinamente e fine. E' una porcata, pero' ho text console, con scroll verticale, e 40x25 char su CRT. Roba delle primissime console home computer, insomma.

Ora come ora mi preoccupa il DMA, a livello bus non ho problemi al rilascio del bus da parte del 68K, anzi e' gia' previsto ed usato dal 6809 quando deve accedere alla risorsa comune FeRAM (mappata su spazio comune fra 6809 e 68SEC000), il problema e' la strategia del DMA e la gestione del canali. Boh, ci devo pensare.

Su scheda Mips-R4K e' stato un bagno di sangue con 4 canali, me lo ricordo molto molto bene.

[cdimauro]

Bresenham è banale e usa soltanto somme e sottrazioni, quindi puoi stare tranquillo.

Per il DMA vedremo con l'implementazione che verrà realizzata. Tu non hai bisogno di seguire strettamente gli schemi di allocazione degli slot dell'hardware Amiga classico, e nemmeno il nuovo progetto, ma servirà comunque uno schema di priorità che ho già in mente.

Infine riguardo alle primitive grafiche, vedremo poi cos'altro si potrà realizzare di semplice e utile per accelerare la grafica 2D.

[BigAmyDream]

Sto seguendo questo interessante topic.
Mi impressionano molto gli interventi di bertocar, cdimauro e legacy, gente che decisamente conosce bene la materia.

Siete già arrivati a un prototipo più o meno funzionante

Nella versione di rilascio definitivo del progetto in questione, si avrà una configurazione iniziale simile al minimig, seppure pompatissima?

Prevedete in futuro un connettore Ethernet? Forse si chiede troppo visto il costo previsto per l'acquirente finale, ma riterrei opportuno avere un minimo di connettività in modo da collegarsi alla Rete autonomamente, in tal modo si distinguirebbe dal minimig.

L'uscita grafica sarà solo VGA? Oppure prevederà anche il DVI o l'HDMI?
Da quanto ne so, l'FPGArcade ha un'uscita DVI.
Da quanto ho appreso dalle vostre discussione, verrà utilizzato il SD quale memoria di massa, ma personalmente opterei per il microSD perché ha ridotte dimensioni che consentirebbero di avere più spazio sul pcb. Sarebbe bello che avesse anche delle porte USB, ma qui temo di star entrando nel reame dei sogni

Per me, un siffatto progetto dovrebbe prendere come riferimento i progetti Minimig e Raspberry Pi, con aggiornamenti incrementali senza grandiosi piani "tecnologici" à la Natami.

Spero che vada avanti siffatto progetto visto che sta già andando.

Colgo l'occasione per fare i miei auguri di Natale a tutti i frequentatori e i moderatori del forum.

[cdimauro]

Sto seguendo questo interessante topic.
Mi impressionano molto gli interventi di bertocar, cdimauro e legacy, gente che decisamente conosce bene la materia.

Siete già arrivati a un prototipo più o meno funzionante

Finora l'unico che si sta divertendo è Alberto.

Nella versione di rilascio definitivo del progetto in questione, si avrà una configurazione iniziale simile al minimig, seppure pompatissima?

Questa sembra l'intenzione.

Prevedete in futuro un connettore Ethernet? Forse si chiede troppo visto il costo previsto per l'acquirente finale, ma riterrei opportuno avere un minimo di connettività in modo da collegarsi alla Rete autonomamente, in tal modo si distinguirebbe dal minimig.

Lo speriamo tutti. Sarebbe un'aggiunta di non poco valore, ma vediamo intanto di arrivare a un progetto di base.

L'uscita grafica sarà solo VGA? Oppure prevederà anche il DVI o l'HDMI?
Da quanto ne so, l'FPGArcade ha un'uscita DVI.

HDMI.

Da quanto ho appreso dalle vostre discussione, verrà utilizzato il SD quale memoria di massa, ma personalmente opterei per il microSD perché ha ridotte dimensioni che consentirebbero di avere più spazio sul pcb. Sarebbe bello che avesse anche delle porte USB, ma qui temo di star entrando nel reame dei sogni

Le SD, però, sono più economiche. Speriamo nell'USB (2). Ma intanto, come dicevo, pensiamo al progetto base.

Per me, un siffatto progetto dovrebbe prendere come riferimento i progetti Minimig e Raspberry Pi, con aggiornamenti incrementali senza grandiosi piani "tecnologici" à la Natami.

Esatto.

Spero che vada avanti siffatto progetto visto che sta già andando.

Colgo l'occasione per fare i miei auguri di Natale a tutti i frequentatori e i moderatori del forum.

Altrettanto.

[legacy]

@BigAmyDream
Io dicevo, volendo, siccome le schede minimi v1 si stanno facendo + costose (e anche + difficili da comprare, non sono riuscito a regalarne una ad un amico per Natale, tutte out of stock, mannaggia) della Altera DE1 ($150 da qualsiasi spaccino/distributore Altera), e siccome un 68SEC000 puo' essere meno performante di un softcore 68000 sintetizzato su DE1, volendo la DE1 puo' essere assunta come piattaforma minimig v1 alternativa.


per la connettivita' di rete, boh, dipende dalla banda di rete e dalla soluzione richiesta

io non so esattamente come e' messa Amiga A500/600 e A1200, mi pare di aver capito che le schede di rete passassero dal supporto PCMCIA, quindi bene o male al lato AmigaOS driver i driver per quella lista di cose ci sono ... si tratta di scegliere e ponderare bene cosa implementare e sopratutto come. Fisicamente pcmcia ? E' un fastidio. Integrare un driver memory mapped su pcmcia ? GIa' meglio ma e' cmq un fastidio. Non so. Fosse ArOS sarebbe tanto meglio metter su un chippino memory mapped moderno e scrivere un driver ex novo.

Questo voi di Amiga, io ho molti meno problemi e posso scegliere di usare un CS8900 tanto quanto un enc28j60, che pero' sono 10Mbit/sec, cioe' 800Kbyte/sec di payload nel caso migliore del reale. Robetta insomma, robetta che montano su arduino1 (la enc28j60 e' serial bus spi e costa 4/5 risorse I/O, l'altra non la usano perche' e' parallel bus e su arduino1 brucia un sacco di risorse di I/O).

A me andrebbe benissimo la Cirrus Logic 8900, mi piace un sacco quel chip, tenderei a non sintetizzarlo, tenderei a compare un modulino con su filtri e tutto il support fisico per ethernet ($30) e tenderei invece ad interfacciarlo a 3.3V su un port IO memory mapped sul bus che gia' esiste su fpga. La cosa pero' costa del dover scrivere il driver fisico e del dover portare uno stack tcp/ip, almeno 2Kbyte di ram: dati presi da App embedded, arduino o nodi Arm NXP, robetta rispetto ad Amiga che invece e' un PC con esigenze diverse.

Non ho mai indagato sulle possibilita', sulle schede come la mia Xilinx c'e' gia' un connettore RJ45 con filtri di rete, volendo si puo' pensare a qualche accrocchio di sintesi.

La DE1 non ha questa possibilita' e va pensata una interfaccina su modulino esterno (non e' difficile, si fa)

clicca per ingrandire, mostra risorse/connettivita' della DE1